存儲(chǔ)架構(gòu)邏輯，HBM為何無(wú)可替代？

過(guò)去11年，HBM存儲(chǔ)容量增長(zhǎng)了6倍，帶寬增長(zhǎng)了9.8倍。

在2025年12月舉行的國(guó)際電子與材料會(huì)議（IEDM）期間，全球最大的硅晶圓代工廠(chǎng)臺(tái)積電舉辦了一場(chǎng)技術(shù)講解，展示了其最新的封裝技術(shù)。

想要理清人工智能與高性能計(jì)算系統(tǒng)的運(yùn)行邏輯，首先要讀懂其核心的內(nèi)存/存儲(chǔ)層次結(jié)構(gòu)，這套體系由多種差異化的內(nèi)存與存儲(chǔ)技術(shù)搭建而成，各類(lèi)技術(shù)在訪(fǎng)問(wèn)延遲、輸入/輸出帶寬以及存儲(chǔ)容量三大核心指標(biāo)上各有優(yōu)劣，而系統(tǒng)的核心運(yùn)行準(zhǔn)則，就是將頻繁訪(fǎng)問(wèn)的關(guān)鍵數(shù)據(jù)，存放在低延遲、高輸入/輸出帶寬的高速內(nèi)存中，以此保障算力高效運(yùn)轉(zhuǎn)。在整套內(nèi)存層級(jí)里，速度位居榜首的是SRAM技術(shù)，作為性能頂尖的內(nèi)存載體，它主要被應(yīng)用于處理器寄存器、L1/L2緩存以及標(biāo)簽內(nèi)存等核心算力模塊，承擔(dān)著最即時(shí)、最高頻的數(shù)據(jù)讀寫(xiě)任務(wù)，是系統(tǒng)算力響應(yīng)的核心支撐。

緊隨SRAM之后、速度位列第二的則是基于DRAM技術(shù)的HBM高帶寬內(nèi)存，憑借出色的帶寬與延遲表現(xiàn)，它成為了高端人工智能與高性能計(jì)算系統(tǒng)中的主內(nèi)存，扛起核心計(jì)算場(chǎng)景下的數(shù)據(jù)調(diào)度重任。再往下則是DDR/LPDDR DRAM技術(shù)，這類(lèi)內(nèi)存的速度略遜于HBM，在高端AI與HPC系統(tǒng)中，它作為第二層主內(nèi)存輔助HBM完成數(shù)據(jù)存儲(chǔ)與調(diào)用；而在中端AI與HPC系統(tǒng)中，受成本、性能適配性等因素影響，它會(huì)直接升級(jí)為第一層主內(nèi)存，成為核心算力載體。

在高速內(nèi)存層級(jí)之外，便是常規(guī)存儲(chǔ)技術(shù)的應(yīng)用范疇，同樣遵循著速度分層的邏輯。其中第一層存儲(chǔ)為固態(tài)硬盤(pán)SSD，這類(lèi)存儲(chǔ)設(shè)備采用NAND閃存作為核心介質(zhì)，兼顧了讀寫(xiě)速度與實(shí)用性，是銜接高速內(nèi)存與大容量存儲(chǔ)的關(guān)鍵；第二層存儲(chǔ)則為機(jī)械硬盤(pán)HDD，依托磁性磁盤(pán)作為存儲(chǔ)介質(zhì)，主打大容量存儲(chǔ)屬性。縱觀整個(gè)內(nèi)存/存儲(chǔ)層級(jí)結(jié)構(gòu)，始終存在著速度與容量的核心權(quán)衡關(guān)系，這也是整套體系的底層邏輯：高速內(nèi)存技術(shù)雖然讀寫(xiě)快、延遲低、帶寬充足，但往往受制于技術(shù)與成本，存儲(chǔ)容量相對(duì)有限；而大容量的內(nèi)存與存儲(chǔ)技術(shù)，雖然能夠承載海量數(shù)據(jù)，卻在訪(fǎng)問(wèn)速度、帶寬表現(xiàn)上遠(yuǎn)不及高速內(nèi)存，二者相互配合、各司其職，才構(gòu)建起適配AI與高性能計(jì)算需求的完整存儲(chǔ)體系。

過(guò)去11年，HBM存儲(chǔ)容量增長(zhǎng)了6倍，帶寬增長(zhǎng)了9.8倍

在高端AI與高性能計(jì)算系統(tǒng)的內(nèi)存體系中，HBM高帶寬內(nèi)存占據(jù)著核心主存地位，想要深入理解這套存儲(chǔ)架構(gòu)，就需要細(xì)致拆解HBM的技術(shù)原理、迭代升級(jí)與核心特性。HBM的核心設(shè)計(jì)理念十分明確，一方面通過(guò)大幅拓寬輸入/輸出信號(hào)的總線(xiàn)寬度保障超高帶寬，另一方面借助專(zhuān)用DRAM芯片的垂直堆疊模式拓展內(nèi)存容量，其物理總線(xiàn)寬度最高可達(dá)1024位，對(duì)應(yīng)1024個(gè)輸入/輸出電極，帶寬換算下來(lái)更是單個(gè)輸入/輸出電極數(shù)據(jù)傳輸速率的128倍，憑借這一設(shè)計(jì)實(shí)現(xiàn)了遠(yuǎn)超常規(guī)內(nèi)存的傳輸性能。從硬件結(jié)構(gòu)來(lái)看，單個(gè)HBM模塊主要由底層邏輯基片芯片，以及堆疊在其上的專(zhuān)用DRAM核心芯片構(gòu)成，歷經(jīng)多代技術(shù)迭代，核心芯片的堆疊數(shù)量實(shí)現(xiàn)了穩(wěn)步提升，初代HBM1、HBM2與HBM2E僅堆疊4個(gè)或8個(gè)核心芯片，到HBM3、HBM3E世代升級(jí)為8個(gè)或12個(gè)，最新的HBM4世代更是增至12個(gè)或16個(gè)，芯片堆疊數(shù)量的增長(zhǎng)直接帶動(dòng)了存儲(chǔ)容量的跨越式升級(jí)，從HBM1/2世代單模塊最大8GB，一路攀升至HBM4世代的最大48GB，容量足足提升了六倍。

除了存儲(chǔ)容量的拓展，HBM的傳輸性能也在持續(xù)突破，單個(gè)輸入/輸出電極的數(shù)據(jù)傳輸速率實(shí)現(xiàn)了大幅飛躍，從第一代HBM1的2Gbit/s，一路提升至最新HBM4的10Gbit/s，速率直接提高五倍；同時(shí)HBM4的總線(xiàn)寬度也完成翻倍，達(dá)到2048位，對(duì)應(yīng)2048個(gè)輸入/輸出電極，再結(jié)合電極間距縮小、電源電壓降低等配套優(yōu)化，HBM4的整體帶寬相較上一代HBM3E直接提升2.5倍，完美適配了高端AI與HPC系統(tǒng)日益增長(zhǎng)的算力傳輸需求。

從技術(shù)發(fā)展來(lái)看，HBM的迭代路線(xiàn)清晰可循，目前最新商用世代為HBM4，HBM4E及后續(xù)產(chǎn)品還處于預(yù)估規(guī)劃階段，而提升HBM帶寬的核心技術(shù)路徑，始終圍繞提高單電極傳輸速率、優(yōu)化電極布局、拓寬總線(xiàn)寬度等方向展開(kāi)，這也是其持續(xù)領(lǐng)跑高端內(nèi)存市場(chǎng)的關(guān)鍵。

HBM的高性能表現(xiàn)，離不開(kāi)核心的封裝技術(shù)支撐，硅通孔TSV技術(shù)更是其關(guān)鍵特性，無(wú)論是核心DRAM芯片還是底層邏輯芯片，都集成了數(shù)量超千個(gè)的TSV，這些硅通孔貫穿整個(gè)芯片，且在芯片橫截面中全部集中于中心位置，這樣的布局并非隨意設(shè)計(jì)，而是經(jīng)過(guò)嚴(yán)謹(jǐn)考量的最優(yōu)方案。

從公開(kāi)的芯片布局圖紙中能清晰看到，TSV區(qū)域居于芯片中心，外圍僅布設(shè)布線(xiàn)線(xiàn)路，晶體管與無(wú)源元件都與TSV區(qū)域保持間距，核心目的就是減輕TSV帶來(lái)的芯片失真影響，保障內(nèi)存運(yùn)行的穩(wěn)定性；不過(guò)TSV技術(shù)也存在一定短板，雖說(shuō)能實(shí)現(xiàn)芯片間超短距連接，卻會(huì)犧牲硅面積利用效率，降低存儲(chǔ)密度。此外，當(dāng)前HBM模塊的供應(yīng)商數(shù)量極少，行業(yè)集中度極高，這也使得HBM的市場(chǎng)售價(jià)遠(yuǎn)高于其生產(chǎn)成本，成為相關(guān)供應(yīng)商營(yíng)收與利潤(rùn)的核心增長(zhǎng)點(diǎn)。

*聲明：本文系原作者創(chuàng)作。文章內(nèi)容系其個(gè)人觀點(diǎn)，我方轉(zhuǎn)載僅為分享與討論，不代表我方贊成或認(rèn)同，如有異議，請(qǐng)聯(lián)系后臺(tái)。