關(guān)于二維半導(dǎo)體性能炒作背后令人不安的真相

常見的實(shí)驗(yàn)室設(shè)置可能將二維晶體管的性能夸大五倍，這引發(fā)了對(duì)未來芯片如何制定評(píng)估標(biāo)準(zhǔn)的疑問。

近二十年來，科學(xué)家們一直試圖超越硅——這種為所有現(xiàn)代計(jì)算機(jī)芯片提供動(dòng)力的材料。他們的希望在于超薄的二維半導(dǎo)體——僅有一兩個(gè)原子厚度的材料，有望制造出更小、更快、更節(jié)能的晶體管。

現(xiàn)在，杜克大學(xué)工程師的一項(xiàng)新研究表明，我們可能一直透過一個(gè)扭曲的鏡頭在觀察這些材料。研究作者發(fā)現(xiàn)，一種廣泛使用的實(shí)驗(yàn)室測(cè)試方法會(huì)顯著夸大晶體管的性能。在某些情況下，器件的表現(xiàn)看似比在實(shí)際條件下好五倍——這種差異足以改變研究人員評(píng)估二維電子學(xué)未來的方式。這些發(fā)現(xiàn)突顯了一個(gè)重要問題：許多二維晶體管在實(shí)驗(yàn)室中的測(cè)試方式，與真實(shí)商業(yè)芯片的構(gòu)建方式并不兼容。

背柵晶體管的固有問題

晶體管是一種控制電流流動(dòng)的小型器件。它可以打開或關(guān)閉電流，或者調(diào)節(jié)通過電流的大小。單個(gè)硅芯片可能包含數(shù)十億個(gè)晶體管，這些微小的器件構(gòu)成了所有數(shù)字技術(shù)的基礎(chǔ)。

為了研究精密的二維材料，研究人員經(jīng)常采用一種簡(jiǎn)單的背柵晶體管設(shè)計(jì)。在這種設(shè)置中，所有部件都構(gòu)建在一個(gè)單一的硅基底上。一種超薄半導(dǎo)體——通常是二硫化鉬——形成在兩個(gè)金屬觸點(diǎn)之間傳輸電流的通道。下方的硅片則充當(dāng)柵極，用于開關(guān)電流。

這種結(jié)構(gòu)很受歡迎，因?yàn)樗子谥圃烨冶阌诳焖賹?shí)驗(yàn)。然而，它引入了一種稱為"接觸柵控"的隱藏效應(yīng)。在商用晶體管中，柵極旨在僅控制通道——即電流流動(dòng)的狹窄路徑。然而，在背柵設(shè)計(jì)中，來自柵極的電場(chǎng)也會(huì)影響金屬觸點(diǎn)下方的半導(dǎo)體材料。這降低了觸點(diǎn)處的電阻，使電流能更輕松地流入器件。

較低的電阻使晶體管看起來更快、更強(qiáng)。然而，這種提升來自于測(cè)試結(jié)構(gòu)本身，而非純粹來自材料。因此，背柵結(jié)構(gòu)無法在實(shí)際的芯片技術(shù)中使用，因?yàn)樗嬖陂_關(guān)速度慢和漏電的問題。

"放大性能聽起來是件好事。但是，盡管這種結(jié)構(gòu)非常適合實(shí)驗(yàn)室的基礎(chǔ)測(cè)試，它存在物理局限性，阻礙了其在實(shí)際器件技術(shù)中的應(yīng)用，"該研究的作者之一、杜克大學(xué)電氣與計(jì)算機(jī)工程教授亞倫·富蘭克林說道。

對(duì)二維晶體管進(jìn)行公平的測(cè)試

為了衡量這種效應(yīng)的真實(shí)影響，研究人員構(gòu)建了一種對(duì)稱的雙柵晶體管。該器件在同一二維半導(dǎo)體通道的上方和下方都包含柵極。更重要的是，物理結(jié)構(gòu)保持完全相同。唯一的區(qū)別在于研究人員激活的是頂柵還是背柵。一種配置會(huì)產(chǎn)生接觸柵控效應(yīng)，而另一種則不會(huì)。這使得進(jìn)行直接的一對(duì)一比較成為可能。

結(jié)果令人驚訝。在較大的器件中，接觸柵控效應(yīng)使測(cè)得的性能大約翻倍。當(dāng)器件縮小到與未來芯片技術(shù)相關(guān)的尺寸時(shí)，這種效應(yīng)變得更強(qiáng)。

"在縮小尺寸下，接觸柵控效應(yīng)的影響被放大，當(dāng)存在接觸柵控時(shí)，導(dǎo)通狀態(tài)性能提升約5倍，傳輸長(zhǎng)度減少約70%，"研究人員指出。"這些結(jié)果確立了接觸柵控是二維場(chǎng)效應(yīng)晶體管領(lǐng)域中一個(gè)關(guān)鍵但此前未被充分認(rèn)識(shí)的器件性能決定因素，"他們補(bǔ)充道。隨著晶體管縮小，金屬觸點(diǎn)開始主導(dǎo)器件的整體行為。因此，任何改變接觸電阻的機(jī)制都變得愈發(fā)重要，這解釋了為什么隨著器件變小，性能夸大效應(yīng)會(huì)增強(qiáng)。

重置對(duì)二維電子學(xué)的預(yù)期

這項(xiàng)研究并非質(zhì)疑二維半導(dǎo)體的潛力，而是表明它們需要以匹配實(shí)際芯片設(shè)計(jì)的方式進(jìn)行測(cè)試。

展望未來，杜克大學(xué)團(tuán)隊(duì)計(jì)劃將觸點(diǎn)長(zhǎng)度進(jìn)一步縮小至15納米，并探索能夠以與真實(shí)芯片架構(gòu)兼容的方式降低電阻的替代觸點(diǎn)金屬。更大的目標(biāo)是建立更清晰的設(shè)計(jì)規(guī)則，以便將二維材料集成到下一代處理器中。

該研究發(fā)表在《ACS Nano》期刊上。

如果朋友們喜歡，敬請(qǐng)關(guān)注“知新了了”！