算力融合驅(qū)動芯片革新，橫琴論壇共繪集成電路產(chǎn)業(yè)新藍圖

2025年11月14日，算力融合發(fā)展論壇在橫琴天沐琴臺會議中心成功舉辦。本次論壇作為2025年“中國芯”集成電路產(chǎn)業(yè)促進大會的重要組成部分，匯聚了來自集成電路領域的頂尖專家、企業(yè)代表及行業(yè)同仁，共同探討算力融合發(fā)展的前沿趨勢與技術路徑。

在當前人工智能、大數(shù)據(jù)等新興技術推動算力需求邁入指數(shù)級增長的背景下，如何突破后摩爾時代的算力瓶頸，已成為全行業(yè)關注的焦點。此次論壇的舉辦，正是為了匯聚產(chǎn)業(yè)智慧，共同探尋算力融合創(chuàng)新的破局之路。

作為本次論壇協(xié)辦單位，珠海天成先進半導體科技有限公司副總經(jīng)理蒲曉龍首先在開幕致辭中指出，當前全球科技競爭已進入深水區(qū)，半導體產(chǎn)業(yè)成為支撐國民經(jīng)濟高質(zhì)量發(fā)展的戰(zhàn)略基石。

圖：珠海天成先進半導體科技有限公司副總經(jīng)理蒲曉龍

“國產(chǎn)化替代從來不是一蹴而就的捷徑，而是久久為功的堅守”，蒲曉龍強調(diào)，唯有以開放之姿永葆全球合作，以協(xié)同之力破解技術瓶頸，才能在產(chǎn)業(yè)變革的浪潮中搶占先機。

晶圓級類腦計算探索高效算力新路徑

圖：浙江大學集成電路學院副教授朱曉雷

浙江大學集成電路學院副教授朱曉雷在報告中分享了晶圓級類腦計算的前沿研究，他指出：類腦計算作為模仿人類大腦結(jié)構(gòu)和工作原理的新型計算方式，正成為突破傳統(tǒng)算力瓶頸的重要方向。浙大自主研發(fā)的第三代達爾文芯片采用22nm工藝，集成235萬神經(jīng)元，已成功在單張晶圓上構(gòu)建了1.5億神經(jīng)元的計算系統(tǒng)，功耗僅100瓦，為未來高效算力供給提供了全新的技術路徑。

RISC-V與DSA架構(gòu)構(gòu)筑AI算力新引擎

圖：廣東躍昉科技CTO劉澍

躍昉科技首席技術官劉澍發(fā)表了題為《RISC-V+DSA：構(gòu)筑AI時代算力新引擎》的主題演講。他指出，當前AI算力需求正經(jīng)歷爆炸式增長，但通用算力在特定場景下面臨著性能、功耗與成本的“不可能三角”困境，躍昉科技正通過“RISC-V+DSA”這一技術范式引領算力創(chuàng)新。

劉澍在演講中系統(tǒng)闡釋了如何利用RISC-V開放、可擴展的指令集架構(gòu)，與面向特定領域、高度優(yōu)化的專用加速器進行深度融合。這種協(xié)同設計能夠?qū)崿F(xiàn)極致的能效比與計算效率，是構(gòu)建未來多元化、場景化算力底座的關鍵。為加速這一生態(tài)的成熟，躍昉科技自研了企業(yè)級高性能模擬平臺LeapEMU，以解決RISC-V軟件生態(tài)滯后的核心挑戰(zhàn)，為復雜系統(tǒng)開發(fā)與驗證提供強大支撐。

最后，他分享了由躍昉科技牽頭成立的RDSA產(chǎn)業(yè)聯(lián)盟在推動“RISC-V+DSA+Chiplet”融合創(chuàng)新方面的進展，并呼吁產(chǎn)業(yè)伙伴攜手，共同定義并構(gòu)建一個開放、高效的新一代算力生態(tài)。

先進存儲LPDDR5賦能AI智能時代

圖：深圳市晶存科技股份有限公司市場總監(jiān)嚴坤

深圳晶存科技市場總監(jiān)嚴坤重點介紹了LPDDR5存儲芯片對AI時代的賦能作用。嚴坤表示：內(nèi)存的技術迭代與性能突破，直接決定了 AI 產(chǎn)業(yè)的發(fā)展上限。晶存科技的LPDDR5/5X產(chǎn)品相比上一代LPDDR4X，其性能顯著提升，具備ECC錯誤校驗，且平均功耗降低20%，同時由于提供桌面級帶寬與保持移動級功耗，可全面覆蓋手機、AI PC、機器人、自動駕駛等場景。

云算力與AI加速芯片創(chuàng)新迭代

圖：騰訊云計算半導體行業(yè)首席專家劉道龍

騰訊云半導體專家劉道龍分析了AI與云算力對芯片創(chuàng)新的加速價值，并系統(tǒng)介紹了騰訊云的一站式芯片設計云平臺、自研AI技術驅(qū)動芯片量產(chǎn)效率，如何從設計到制造全流程為行業(yè)降本增效。最后劉道龍表示：騰訊云希望與芯片企業(yè)探索更多的多元合作模式與場景，共同推動產(chǎn)業(yè)生態(tài)繁榮，助力產(chǎn)業(yè)數(shù)字化、智能化升級與創(chuàng)新。

高速SerDes技術打通AI全場景互連

圖：芯潮流（珠海）科技有限公司市場副總裁曹宜寧

芯潮流科技市場副總裁曹宜寧深入剖析了高速SerDes互聯(lián)技術在AI算力集群中的核心作用。曹宜寧指出：高速SerDes作為底層物理基礎，其性能直接決定了數(shù)據(jù)高速公路的通行能力，芯潮流科技開發(fā)的112Gbps SerDes IP，以5pJ/bit的極高能效，可為突破數(shù)據(jù)中心互聯(lián)帶寬瓶頸、推動LPO/CPO等先進光互聯(lián)技術落地提供了底層支撐。

2.5D/3D EDA工具破局算力瓶頸

圖：珠海硅芯科技有限公司產(chǎn)品總監(jiān)趙瑜斌

珠海硅芯科技產(chǎn)品總監(jiān)趙瑜斌探討了2.5D/3D EDA技術如何破局算力瓶頸。他表示：2.5D/3D先進封裝正成為突破算力瓶頸的關鍵路徑，但這也對EDA工具提出了新要求，需要從系統(tǒng)層面進行協(xié)同設計和優(yōu)化，硅芯科技的全流程3DIC設計平臺可在協(xié)同設計與多物理場仿真等關鍵問題上提供優(yōu)秀解決方案，為先進封裝技術保駕護航。

異構(gòu)融合打造邊緣AI芯片高效解決方案

圖：成都華微電子科技股份有限公司SoC研發(fā)中心主任胡參

成都華微電子胡參主任在報告中重點分享了異構(gòu)算力融合在邊緣推理AI芯片中的實踐。他指出：異構(gòu)算力融合是滿足邊緣側(cè)多樣化計算需求的關鍵，將不同特點的計算單元如CPU、NPU、DSP等集成協(xié)同，相當于讓適合的人干適合的事，能顯著提升能效比和處理效率。華微電子推出的推理芯片采用CPU+NPU架構(gòu)，算力達12TOPS，能夠通過智能調(diào)度與數(shù)據(jù)壓縮技術，在智慧醫(yī)療、工業(yè)檢測等場景中實現(xiàn)了低功耗與高實時性的統(tǒng)一。

先進封裝技術驅(qū)動算力革命

圖：珠海天成先進半導體科技有限公司產(chǎn)品研發(fā)部部長何亨洋

天成先進產(chǎn)品研發(fā)部部長何亨洋系統(tǒng)論述了先進封裝技術驅(qū)動算力革命的趨勢。他表示：隨著摩爾定律放緩，先進封裝已成為延續(xù)算力增長的關鍵支撐，天成先進自主構(gòu)建的“九重”三維集成技術體系，以“縱橫（2.5D系統(tǒng)集成）”“洞天（3D立體集成）”“方圓（高端封裝）”三大核心方向為支柱，全面涵蓋2.5D、3D及晶圓級封裝關鍵領域，能夠為客戶提供從設計仿真、工藝開發(fā)到量產(chǎn)測試的全流程一體化解決方案。尤為重要的是，該技術平臺在硅轉(zhuǎn)接板、TSV（硅通孔）等高難度核心工藝上實現(xiàn)關鍵突破，有效破解多芯片集成中的高密度互連、高帶寬傳輸?shù)刃袠I(yè)痛點，為國產(chǎn)高算力芯片的集成創(chuàng)新與性能躍升筑牢了堅實的封裝基礎。

從晶圓級類腦計算到RISC-V開放架構(gòu)，從邊緣異構(gòu)融合到智能存儲與高速互聯(lián)，算力融合已成為推動產(chǎn)業(yè)發(fā)展的核心動力。隨著技術路徑的持續(xù)創(chuàng)新與產(chǎn)業(yè)生態(tài)的協(xié)同共建，中國集成電路產(chǎn)業(yè)正迎來高質(zhì)量發(fā)展的戰(zhàn)略機遇期。