量子糾錯技術提速，攻克量子計算最大障礙

量子計算最新進展

量子計算被視作下一代計算技術的核心方向，有望在材料研發、藥物創新、密碼安全等前沿領域實現顛覆性突破，而量子糾錯技術，正是解鎖實用化量子計算機的關鍵鑰匙。

長期以來，量子比特易受噪聲干擾、錯誤率居高不下的問題，始終制約著量子計算的規?；l展，如何在極短時間內實現高精度的量子糾錯，成為全球科研團隊攻堅的核心課題。

近日，瑞典查爾姆斯理工大學與哥德堡大學的科研團隊帶來了新突破，他們研發的新型FPGA加速器，成功打破了量子糾錯中速度與精度的權衡瓶頸，為實用化量子計算機的研制邁出了關鍵一步。

量子糾錯技術提速，攻克量子計算最大障礙

瑞典查爾姆斯理工大學與哥德堡大學的科研人員，研發出一款新型現場可編程門陣列（FPGA）加速器，顯著提升了量子糾錯（QEC）的速度與精度。阿萊西奧·奇切羅（Alessio Cicero）及其團隊設計這款加速器，旨在解決當前制約實用化量子計算發展的核心難題——物理量子比特居高不下的錯誤率。該研究聚焦于量子糾錯中對時間要求最嚴苛的解碼環節，開發出一款基于神經網絡的解碼器，能夠滿足超導量子比特技術嚴格要求的1微秒時間窗口。通過硬件感知優化方案，研究團隊在碼距最高達d=7的場景下，實現了比現有方案更低的錯誤率，這一突破為研制實用、可靠的量子計算機邁出了關鍵一步。
圖神經網絡實現更快、更精準的量子糾錯

量子計算機有望解決經典計算機無法攻克的難題，為材料科學、藥物研發、密碼學等領域帶來顛覆性變革。但量子計算機的核心構建單元——量子比特，天生易受噪聲和退相干影響，進而導致計算過程出現錯誤。這些錯誤會快速累積，使得長周期、復雜的量子算法失去可靠性。

量子糾錯技術為這一問題提供了解決方案：它通過多個物理量子比特，對單個邏輯量子比特（量子信息的基本單元）進行編碼。這種冗余設計，能夠在不坍縮量子態的前提下，實現對錯誤的檢測與校正。其中，表面碼是極具應用前景的量子糾錯編碼方案，原因在于其擁有相對較高的容錯閾值，且適合在二維量子比特陣列上硬件實現。但如何高效解碼從這些物理量子比特中提取的錯誤信息，仍是一項計算量極大的挑戰。

研究團隊將解碼錯誤率降至1.47×10??，相比業界通用的最小權重完美匹配（MWPM）解碼算法，精度提升了13%。這一成果打破了超導量子比特領域長期存在的“解碼速度-精度”權衡瓶頸，同時實現了低于1微秒的解碼延遲。這項技術突破帶來的直接效果，是能夠運行復雜度更高的量子電路，且在實現同等邏輯錯誤率的前提下，所需的物理量子比特數量大幅減少。

哥德堡大學的這支團隊，正是通過定制化現場可編程門陣列（FPGA）加速基于圖神經網絡（GNN）的解碼器，才實現了上述性能突破。作為經典的解碼算法，最小權重完美匹配（MWPM）的效率會隨碼距和量子比特連接度的提升急劇下降，難以適配更大規模的量子系統。而受大腦結構啟發的圖神經網絡（GNN），能夠直接從數據中學習錯誤模式，為量子解碼提供了更靈活、更具速度潛力的方案。

基于高速圖神經網絡解碼，推動量子糾錯技術升級

穩定、可靠的量子計算，核心依賴于對量子比特固有錯誤的高效校正，這就要求測量結果的解碼過程必須同時滿足高速率與高精度。傳統解碼方案以最小權重完美匹配（MWPM）、置信傳播算法為代表，而圖神經網絡借助量子糾錯編碼的圖結構，能高效推斷出最可能的錯誤構型，為量子解碼提供了極具競爭力的替代方案。

但基于圖神經網絡的解碼器，必須依托專用硬件實現，才能滿足實時糾錯嚴苛的延遲要求。盡管本次驗證僅實現了碼距7的解碼性能，但這已是實用化量子糾錯領域的關鍵一步，為更復雜、更穩定的量子計算鋪平了道路。碼距，指的是編碼單個邏輯量子比特所使用的物理量子比特數量；碼距越高，錯誤防護能力越強，但同時也會提升解碼過程的復雜度。

當前該系統的性能仍受限于碼距7的實現規模，而突破這一碼距限制，是解決更復雜量子計算問題的核心關鍵。提升碼距需要更多的計算資源與內存空間，給硬件實現帶來了巨大挑戰。未來的研究工作，將聚焦于優化圖神經網絡架構與現場可編程門陣列（FPGA）設計，以支持更大的碼距與更高的量子比特連接度。

實現高精度的亞微秒級解碼至關重要——超導量子比特維持量子態的相干時間，通常僅為數十微秒量級?？蒲腥藛T將強大的人工智能技術與現場可編程門陣列（FPGA）硬件深度融合，開發出的這套系統，在碼距最高7的場景下性能超越了現有方案，為更復雜、更可靠的量子信息處理開辟了新路徑。

現場可編程門陣列（FPGA）能夠實現適配圖神經網絡特定運算的定制化數據流架構，最大化數據吞吐量的同時最小化解碼延遲。這項研究充分證明，將機器學習與硬件加速技術相結合，有望攻克量子糾錯領域的諸多核心挑戰，最終釋放量子計算的全部潛力。

研究核心總結

通過為神經網絡解碼器開發專用的現場可編程門陣列（FPGA）加速器，研究人員在碼距最高7的量子糾錯編碼中，實現了更快、更精準的量子糾錯。這項研究的重大意義在于：降低量子計算錯誤率，是研制出能夠突破經典計算機算力極限的實用化量子計算機的核心前提。該系統不僅成功滿足了超導量子比特所需的亞微秒級解碼時間要求，還相比現有技術進一步降低了錯誤率。

未來的研究工作，將重點優化人工智能算法與現場可編程門陣列（FPGA）設計，將這一方案拓展至更大、更復雜的量子編碼體系，進一步提升量子糾錯性能。